ARQUITECTURA DE UN MICROPROCESADOR

ARQUITECTURA DEL MICROPROCESADOR 68HC11

En el capítulo anterior fueron diseñados los componentes básicos de una computadora. En este capítulo se muestra cómo hacer la interconexión de esos elementos, y la manera de controlarlos utilizando máquinas de estados. Si se desea que el microprocesador ejecute un conjunto de instrucciones en lenguaje ensamblador, será necesario codificar cada instrucción en varias operaciones, de manera que sean totalmente entendibles para el microprocesador. La metodología a seguir son las máquinas de estados. Por lo tanto, para cada instrucción en ensamblador existirá un algoritmo de máquina de estados, que activará o desactivará secuencialmente, las líneas de control de la arquitectura. La figura 6.1 presenta el diagrama general de interconexión de la computadora. Usando como referencia esta figura, los pasos para ejecutar una instrucción en lenguaje ensamblador, residente en memoria externa, son los siguientes. 1)La UCP carga la dirección de la siguiente instrucción en el registro de direcciones, y se habilita la memoria para lectura. El contenido de la dirección seleccionada, con el código de la instrucción, es colocado en el bus de datos externo. 2)El código de la instrucción entra por el buffer de datos y se carga en el registro de instrucción. 3)La UCC decodifica la instrucción, es decir, salta a la dirección de microprograma dada por el código de la instrucción, en donde comienzan las micro-operaciones que serán ejecutadas. 4)Trae los operandos si así lo requiere la instrucción en ensamblador. 5)Si se trata de una operación lógico aritmética, se le indica a la UPA la operación a ejecutar. 6)Guarda el resultado en el lugar indicado por la instrucción en ensamblador y se actualizan las banderas o estados. 7)La UCP prepara la dirección de la siguiente instrucción a ejecutar, pero antes, la UCC revisa si hay interrupciones y efectúa el procedimiento de atención a interrupciones si es necesario. La tarea de control será ejecutada por la UCC, quien activará las líneas de control de los distintos componentes de la arquitectura, de acuerdo a los algoritmos de máquinas de estados implantados. Recuerde que la activación de las líneas de control de la arquitectura se representan como salidas en un estado de una carta ASM. A continuación se muestra la arquitectura del 68HC11 con los componentes desarrollados en el capítulo anterior. También se describe la función de las líneas de salida de la memoria de microprograma, líneas que controlan el funcionamiento de la arquitectura.

Señales de control

descripcion

CRY EB1:EB0 WB EA1:EA0 WA Selbus UPA9:UPA0 OEUPA DUPA Selmux EX0:EX2 X2:X0 EnaY ERA0:ERA2 RA2:RA0 EAP0:EAP2 AP2:AP0 EPC0:EPC2 PC2:PC0 CBD WX EX WI EI AS R/W BD DINT, HINT, SET_IRQ, SET_XIRQ B9:B0, CC, CN, CV, CZ, CI, CH, CX, CS HB I1:I0 Prueba4:Prueba0 VF ACCSEC

Carga un dato en el registro de instruccinoes. Controlan las operaciones del acumulador B. Línea de escritura del acumulador B. Controlan las operaciones del acumulador A. Línea de escritura del acumulador A. Selecciona la fuente de datos para la entrada D de la, el dato se toma de la parte baja del bus de datos interno, si no, de la parte alta. Líneas de control de la UPA. Habilita la salida de la UPA. Deshabilita el reloj interno de la UPA. Selecciona el carry del registro de estados o del secuenciador. El dato elegido representa el carry de entrada a la UPA. Seleccionan los buses del registro índice X ó del registro índice Y. Controlan las operaciones del registro X ó del registro índice Y. Habilita las operaciones en los registros X e Y. Si EnaY=0, las operaciones en el registro X estarán habilitadas y en el registro Y no lo estarán. Si EnaY=1, las operaciones en el registro Y estarán habilitadas y en el registro X deshabilitadas. Seleccionan los buses del registro auxiliar RA. Controlan las operaciones del registro auxiliar. Seleccionan los buses del registro apuntador de pila (AP). Controlan las operaciones del registro AP. Seleccionan los buses del registro contador de programa (PC). Controlan las operaciones del registro PC. Carga un dato en el registro de direcciones. Carga un dato en el registro de interrupciones X. Habilita el registro de interrupciones X. Carga un dato en el registro de interrupciones I. Habilita el registro de interrupciones I. Habilita la memoria externa. Señal de lectura/escritura de la memoria externa. Selecciona el buffer de datos que conecta al bus de datos externo con los buses de datos internos. Con un cero se selecciona la parte baja del buffer de datos, y con un uno la parte alta. Líneas que habilitan o deshabilitan la Unidad de Control de interrupciones. Líneas que controlan las operaciones en el registro de estados. Habilita el bus que conecta al registro de estados con el bus de datos interno. Le indican al secuenciador qué tipo de instrucción ejecutar. Seleccionan una variable de entrada en la lógica de selección. Línea de verdadero-falso. Acarreo proveniente de la memoria de microprograma. El valor de este acarreo puede ser modificado según nuestras necesidade